Új hozzászólás Aktív témák
-
Maverick14
tag
válasz VaniliásRönk #42 üzenetére
Tudod kik és miért kapták idén a Gordon Bell Avardot?
http://www.lbl.gov/cs/Archive/news111609a.html
Egy macskaagy méretű neuronháló szimulációjáért, 10^9 neuron, 10^13 szinapszis.My other car is an F-14 Tomcat!
-
Maverick14
tag
válasz VaniliásRönk #47 üzenetére
Elolvastad a linkelt press release-t?
"the collaboration achieved the first near real-time cortical simulation of a brain containing 1 billion spiking neurons and 10 trillion individual learning synapses"
Tehát közelítik a valósidejű szimulációt, mondjuk azt nem írják mennyire. De a cikkükből biztos kiderül.&rew
A mesh network nem teljesen összekötött hálózat csak a 2D rácson lévő szomszédos routerek vannak összekötve.
Konkrétan nincs leírva az Intel oldalán lévő doksikban de a Mórickaábrákból ez tűnik valószínűbbnek.My other car is an F-14 Tomcat!
-
Maverick14
tag
válasz VaniliásRönk #51 üzenetére
Egy szóval sem mondtam hogy ez a szimuláció ezen a chip-en fog ilyen sebességgel futni. Csak jelezni szerettem volna, hogy elég komplex neurális hálókat lehet már ma is szimulálni.
Szerinted a valósidejű szimuláció/emuláció lényegében nem egyenlő a megvalósítással?
"szimulációban meglehetősen egyszerű összekapcsolni két tetszőleges processzáló elemet"
Már megbocsáss de ez tipikusan az egyszálas/egyprocesszoros programozói hozzáállás, mondván bármelyik adatot egységnyi idő alatt érem el. De a memóriahozzáférés ideje már a mai asztali processzoroknál is változó ahogy egy cluster-ben is. Ezért a sejtek adatainak processzorok közötti optimális elosztása nagyban függ attól hogy melyik másik sejtekkel vannak kapcsolatban. Az összeköttetéshálózat megváltoztatása után esetleg újra kell partícionálni az adatokat a processzorok között. Ez szerintem nem a "meglehetősen egyszerű" kategória.My other car is an F-14 Tomcat!
-
Maverick14
tag
A 90-es években jelent meg sok ilyen chip.
[link] Itt egy összefoglaló táblázat róluk.
A legismertebb talán az Intel 64 neuronos analóg chip-je volt. Sajnos nem volt beépített tanuló algoritmusa, így nehéz volt programozni. Ráadásul a teljesen összekötött hálózat miatt nem lehetett könnyen növelni a neuronok számát.
Manapság inkább újrakonfigurálható áramkörökön (FPGA) valósítanak meg neurális hálózat emulátorokat.My other car is an F-14 Tomcat!
-
Maverick14
tag
Ami még érdekes hogy az L2-es cache-ek nem koherensek:
"Though each core has 2 levels of cache, there is no hardware cache coherence support among cores in order to simplify the design, reduce power consumption and to encourage the exploration of datacenter distributed memory software models, on-chip. Intel researchers have successfully demonstrated message-passing as well as software-based
coherent shared memory on the SCC."
Erre a szoftver alapú cache koherenciára kíváncsi lennék, mennyire hatékony és hogyan tud működni a processzor számára lényegében transzparens cache memórián? A clusterekben használt directory-n alapuló koherencia protokoloknál ott van minden node saját memóriája ahol a directory adatait tárolják. Itt viszont nem lenne hatékony 48 mag cache koherencia adatait a főmemóriában tárolni.
Kár hogy erre nincs még referencia megadva az Intel oldalán.My other car is an F-14 Tomcat!
-
Maverick14
tag
Igen, hasonlít a dolog egy mostani cluster-hez, de ott van egy nagy méretű memóriád minden node-on amiben elférnek a koherenciához szükséges adatok. Itt meg csak cache-el ellátott node-ok vannak. Most hogy írom ez lényegében egy COMA (Cache Only Memory Architecture) architektúra. A Kendall Square Research csinált hasonló COMA memóriaszervezésű szuperszámítógépet még a 90-es évek elején. Mondjuk ott hardveres támogatás is volt hozzá. Újra előjönnek a "régen elfeledett" ötletek?
My other car is an F-14 Tomcat!
-
Maverick14
tag
Az UltraSPARC architektúrát részleteiben nem ismerem de a google szerint már az UltraSPARC-I-es procikban is volt koherencia támogatás bus-snoop és directory alapú is:
[link]
És az UltraSPARC T2 Plusban is van:
[link]Amire te gondolsz az nem az utasítások fordítási időben való statikus átrendezése és optimalizálása? Arra nem a többprocesszoros környezet miatt van szükség, hanem mert az UltraSPARC proci in-order szuperskalár architektúra.
My other car is an F-14 Tomcat!
-
Maverick14
tag
válasz Auratech #103 üzenetére
Az eddigi infók alapján a két architektúrának semmi köze egymáshoz.
A Larrabee 512 bites SIMD adatokkal dolgozik, és a magok egy gyűrű hálózattal vannak összekapcsolva.
Ebben a 48 magosban a 2D-s rácson szomszédos magok vannak összekötve és nincs információ arról, hogy SIMD utasításokat támogat-e.
Szerintem nem túl valószínű, hogy hasonló koncepciójú lenne majd valamelyik következő Larrabee generáció.My other car is an F-14 Tomcat!