Új hozzászólás Aktív témák

• #4 Abu85 HÁZIGAZDA .mf #3

  Új Válasz 2019-06-05 11:34:30 #4

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Abu85

  HÁZIGAZDA

  válasz .mf #3 üzenetére

  Az FPGA-k egy része mindig bazinagy volt.

  Senki sem dől be a hivatalos szóvivőnek, de mindenki hisz egy meg nem nevezett forrásnak.

• #6 Reggie0 félisten .mf #3

  Új Válasz 2019-06-05 14:34:40 #6

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Reggie0

  félisten

  válasz .mf #3 üzenetére

  Ez sosem volt igaz. Ugyan ahhoz a feladathoz mindig tobb tranzisztor tartozik, mivel konfiguralhato, azaz minden logikai egyseghez egy rakat sram tartozik amivel a routingot, felnezotablakat(sic!, amugy LUT) es specifikus reszegysegeket programozzak. Pont emiatt is lassabb orajelben, mint egy ASIC(vagy proci), mert a terben elosztott konfiguracios sram miatt a logikai egysegek tavolsaga is nagyobb, mint egy ASIC-nal.

  A nagy elonye, hogy sokkal melyebben konfiguralhato, mint egy processzor, igy adott feladatnal a processzorban nem hasznalt funkciok helyet ki lehet vagni es felhasznalni. Tehat ha neked pl. csak matrixokat kell osszeadni, akkor nem kell egy teljes alu-t megvalositani, eleg csak telivagni osszeadokkal, mig a prociban ott fog csucsulni a sok nem hasznalt muveletvegzo reszegyseg.

  A masik jelentos kulonbseg pedig a kvazi tetszoleges(nyilvan a routing is korlatos eroforras) osszekottetes az egysegek kozott. Igy tetszoleges pipeline-t lehet osszerakni, ahol a reszegysegek kozvetlen egymasnak adjak at az adatokat, mig processzornal mindig megmarad a minimum regiszter alapu cache-elt adataramlas, ami egy rakat felesleges(es energiaigenyes) buszmuvelettel jar.

  [ Szerkesztve ]

Új hozzászólás Aktív témák