- Kaspersky Antivirus és Internet Security Fórum
- Olcsóbb lett a Tesla Full Self-Driving szoftvere
- Aliexpress tapasztalatok
- 3 évig még biztosan nem rendelhetünk Xiaomi EV-t
- Amazon
- A Microsoft feltalálta az olcsó AI-t
- Álláskeresés, interjú, önéletrajz
- Mobilinternet
- Mozilla Firefox
- Kínában túl sok az EV, fokozódik az árháború
Új hozzászólás Aktív témák
-
orbano
félisten
jó lenne, ha laposan megmozgatná a mobil piacot a via, én kíváncsian várom mit fog produkálni az új procc.
A vér nem válik VAZZE!™
-
Raymond
félisten
Amit ertek az az alacsony uresjarati fogyasztas. Amit viszont nem:
Mitol lesz ez (8W@1.2Ghz vagy 17W@1.6Ghz) jobb mint egy ketmagos U7500/U7600 (10W@1.2Ghz) vagy egy szinten ketmagos L7500 (17W@1.6Ghz)?
Privat velemeny - keretik nem megkovezni...
-
vottokar
senior tag
Jó lenne, ha sikerülne valami használható cuccot kihoznia a VIA-nak. Elég rég volt az, hogy hétköznapi számítástechnikai berendezésekben találkozhattunk az alkatrészeikkel.
Csakhát megint valamiféle lemaradást éreznék..."Hát te meg ki a tö*öm vagy, hogy bundában szeded itt a málnát?"
-
janpotocki
senior tag
ha nem akarják tökön szúrni magukat, muszáj sokkal olcsóbban adniuk. de nem is hiszem, hogy bármi indokolná, hogy kétmagos intel procik szintjére lőjék be az egymagos nanókat (más tészta, hogy mifelénk mennyibe kerülnek a via cpu-s platformok, tehát az áron dől el minden)
-
dekoninck
aktív tag
Kissé zavaró a hasonló Uxxxx és Lxxxx elnevezése a VIA prociknak. Mintha már láttam volna valahol.
Az Intel U procik biztos nem olcsók, hiszen jellemzően drága könnyű notikba teszik őket, mint Panasonic, Sony TZ, Toshiba Portégé R500. Itt lehet kaszálni. Ha a VIA célterülete az olcsó notebookok, akkor adhatja olcsóbban, szvsz.[ Szerkesztve ]
-
Raymond
félisten
válasz janpotocki #9 üzenetére
Ezert lehet bosszanto szamukra az Atom amit gyakorlatilag "egy CPU = egy epres nyaloka" arfolyamon osztogat az Intel. Ok nem mehetnek le olyan melyre az arral a Nano meretbol es a beszallitoi arabol kifolyolag sem. A ket platformra alapulo termekek vegarat ez nem befolyasolja ugyan mert a kategoria ar keretein belul kell maradniuk de gondolom a VIA reszvenyesek nem fogadjak majd kifakado orommel a gross margin ertekeket.
Privat velemeny - keretik nem megkovezni...
-
shabbarulez
őstag
Az eredeti várakozásokhoz képest, messze nem tűnik akkora durranásnak ez a Via Nano.
Azért ez a 25W TDP 1.8Ghz-en egy 1 magos procitól kicsit mellbevágóan magas. Az Intel ekkora TDP kerettel adja akkor majd a P9500-at ami, egy 2 magos Core2-es, 2.53Ghz-es órajelen, 6MB L2 cache, 1066FSB.
A 17W TDP osztályban a 1.6Ghz-es Nano 1 maggal, az Intel SL9400-e 1.86Ghz-es 2 magos Core2-vel, 6MB L2 cache, 1066FSB
A 8W TDP 1.3+Ghz-es 1 magos Nanohoz megint elég sok. Intelnél a SU9400-nek van 10W TDP kerete, 1.4 Ghz-es 2 magos Core2-es, 3MB L2 cache, 800FSB.
Az 5W TDP 1Ghz-es 1 magos Nano sem túl meggyőző, Intel U3300-asa 5.5W TDP kerettel, 1.2 Ghz-es 1 magos Core2 Solo procival, 3MB L2 cache, 800FSB.
A tokozások mérete is közel azonos 21x21 vs 22x22. Arról még nincs info hogy a 3M L2 cache-sel szerelt Intel változatoknak mekkora lesz a magmérte, de szerintem úgy 30-40%-kal lehet majd nagyobb mint a Via Nano 63mm2-e.
Az Atom proci 2.5x kisebb(25mm2) méretű mint a Via Nano, ez azért az olcsó és nagy volumenű gyárthatóságnál igen fontos szempont. Az Atom fogyasztását nincs is nagyon értelem összevetni a Via Nanoval, nincs is igazán közös pontjuk, a Nano legalacsonyabb értéke is meghaladja az Atom legmagasabb TDP értékét.
[ Szerkesztve ]
-
shabbarulez
őstag
válasz shabbarulez #16 üzenetére
Az AMD Puma platformjához lesz inkább közelebb a Nano felső szegmense, ahogy nézem ott az előzetes hírek szerint valami ilyesmi várható:
Sable, 1 magos Sempron, 0.5MB L2 cache, 800FSB, 2 Ghz, 25W TDP
Turion 64 Ultra, 1 magos Athlon 64 1 MB L2 cache, 800FSB, 1.9Ghz, 31W TDP
Turion 64, 2 magos 2 MB L2 cache, 800FSB, 2-2.4Ghz, 32-35W TDPKíváncsi leszek majd az első mérésekre,, hogy fog teljesíteni a Via Nanoja, az AMD Pumája, az Intel Centrino2-esei és Atomja.
[ Szerkesztve ]
-
vedini
őstag
válasz shabbarulez #16 üzenetére
eleve via 65nm-nél tart, intel 45-nél
szerintem már az is nagy szám, hogy via életben maradt, én meg is lepődtem, hogy ilyen frankón előrukkolt via
nem is lenne gond, ha nvidia-val karöltve kicsit megszorítaná a mobilpiacotworkworkwork...
-
p_adam
addikt
válasz shabbarulez #16 üzenetére
Viszont legalább gyorsabb lesz, ez szinte biztosra vehető. Azért örülök neki hogy van konurencia bár az Intel-t igen nehéz megszorongatni, az hogy a HP a VIA mellé állt, ezen kívül pedig az nVidia-val közösen is lesz egy (mostmár) Nano-ra épülő olcsó platform ami 1080p-t is bírni fog az Atommal ellentétben, és ez azért bíztató.
-
Oliverda
félisten
válasz shabbarulez #17 üzenetére
A 2 magos lesz a Turion Ultra nem az 1 magos. Az "FSB" pedig nem 800 lesz az tuti.
"Minden negyedik-ötödik magyar funkcionális analfabéta – derült ki a nemzetközi felmérésekből."
-
Tankblock
aktív tag
válasz shabbarulez #17 üzenetére
A 65nm ha áttér a 45nm gyártástechnológiára, akkor abból a 25W ból nem lesz 20 se. Az arhitectúra fejlettsége az Intel ATOM processzoraihoz képest azért nagy, mert ugye ebbe a szegmensbe szánta a VIA igazán az új jövevényt . Én személy szerint a VIA-nak szurkolok, hogy végre törjön be a mobil piacra. A verseny az úgyis a vevőnek kedvez. A versenytársak is sztem azért segítenek a VIA-nak, nehogy az Intel őket is kiszorítsa valamelyik piaci szegmensből. Azért megvallhatjuk, hogy rengeteg Intel videovezérlős notesz van. Ha ebből tudnak kiszorítani a VIA által, akkor miért ne?
Release the Beast....
-
addikt
válasz Tankblock #21 üzenetére
nem is volna rossz, ha az nvidia picit összekapná magát és rámenne a kis fogyira, ha összekóperálna valami jó kis chip-et a via-val (s3), és átvenne 1-2 okosságot amivel csökkenthetik a fogyit és ezeket beültethetnék a középkategóriás-nagyteljesítményű karijaikba is... de Én most félek az nvidia "segítségétől" attól tartok a fogyasztás megugrik majd... ne így legyen!
más:
nem értem miért jó ha a proci automatische tuningolja magát a hőfok függvényében... ha közösen a hőfoktól és a terheltségtől függne a dolog akkor megértem, de pl ha otthagyom éjszakára a gépet letöltésre/szervernek vagy tökmind1 hogy minek és van rajta egy izom hűtő, akkor minek fogyasszon többet(legyen az akár 1 mW) csak azért mert hüvi???Mos mé, hánem? De! Vagy nem...
-
nyunyu
félisten
Attól, hogy olcsóbb lesz?
Via eddig arait ismerve qrvadragan szart sem kapunk.
Papiron jol hangzik a negyszeresere novelt lebegopontos teljesitmeny az elozo generaciohoz kepest, de ha azt veszuk, hogy 4x2GHz C7 sem er utol egy 1.2GHz-n jaro Core2 magot (lasd Intel D201GLY2 alaplap), akkor mar komolyan eltunodik az ember.
Atom elvileg lassabb, mint a Core2, igy _talan_ van eselye a Nanonak, ha olcson adjak.
De nem fogjak...nVia-ra meg kivancsi leszek.
Kombinaljuk a hirhedten bugos villanyrezso chipseteket a legrosszabb ar/teljesitmeny mutatoju x86-os procival?Na jo, talan nem lesz akkora penzugyi csod, mint az Amd+Ati paros, elvegre a Via sokkal kisebb falat, nVidia meg nyereseges.
[ Szerkesztve ]
Hello IT! Have you tried turning it off and on again?
-
nyunyu
félisten
-
#95904256
törölt tag
Papiron jol hangzik a negyszeresere novelt lebegopontos teljesitmeny az elozo generaciohoz kepest, de ha azt veszuk, hogy 4x2GHz C7 sem er utol egy 1.2GHz-n jaro Core2 magot (lasd Intel D201GLY2 alaplap), akkor mar komolyan eltunodik az ember.
Hm. Rengeteg helyen publikálták hogy az Isaiah 2-4-szer gyorsabb lesz mint a C7-es generáció. A kétszerest az ALU, a négyszeres értéket a lebegőpontos teljesítményre vonatkoztatva. Azonban a VIA által publikált Isaiah arhitektúra összefoglaló alapján akár arra is lehetne számítani hogy a lebegőpontos teljesítményben a Core2-vel is felveheti a versenyt.
Bár ez így volt a K10-zel is. Előzetes adatok alapján arra lehetett számolni hogy valamivel nagyobb is lehet a lebegőpontos teljesítménye mint a Core2-nek, aztán kiderült hogy ez csak nagyon speciális esetekben jön össze. Tkp. a legtöbb gyakran használt programnál a Core2 maradt a gyorsabb.
Majd meglátjuk...
-
tzsolesz
nagyúr
Én nagyon örülnék annak, ha a VIA újra "realatív jelentős" piaci részesedéshez jutna a chipgyártásban. Ideje lenne már ha vége lenne az AMD-INTEL egyedi harcának, és egy új rivális felpezsdítené a háborút.
Ugyanitt jegyezném meg, hogy azt is várom már, hogy az INTEL megjelenjen a VGA piacon, ott is kell egy kis változatosság.
Régi szép idők, mikor még 3-4 garfikus chippet is gyártó cég (és nem csak integráltat) versenyzett egymással, viszajöhetne igazán az az idő.
Kezd unalmas lenni hog így az ATI, úgy Nvidia, stb... -
FehérHolló
veterán
Nem túlzás egy kicsit az a 16 utas L2?
Skynet is real. It's called Google.
-
#95904256
törölt tag
válasz FehérHolló #30 üzenetére
Nem inkább az L1-et furcsállod?
AMD K8/K10-nél az alábbi a felépítés:
L1: 128KiB 2-way
L2: 512KiB 16-wayVIA Isaiah:
L1: 128KiB 16-way
L2: 1024KiB 16-wayVagyis a nagyobb L2 mellett 16 utas, ami nem nagy különbség.
Viszont az L1... nos, azt jól felaprították. -
FehérHolló
veterán
válasz #95904256 #31 üzenetére
L1 16 útját még talán lehet azzal magyarázni, hogy ez kell a több lebegőpontos számítás párhuzamosításához. Persze ennek az az ára, hogy az L1 késleltetése körülbelül duplájára nő. (A leggyorsabb komparátorok is csak 0.25ns alatt képesek megbízható eredményt szolgáltatni.)
Skynet is real. It's called Google.
-
#95904256
törölt tag
válasz FehérHolló #32 üzenetére
Azért lenne pár megjegyzésem.
1, Az L2-őt érdemes legalább akkora méretűre és legaláb annyi részre osztani mint az L1-et, így ha az L1 16 utas és ez elfogadható, akkor az L2-nél is elfogadható kell legyen hogy 16 utas. Ha kevesebb lenne, akkor az L1-be új adat behozatalakor a régi adatot vagy közvetlenül a RAM-ba kellene kiírni vagy előfordulhat hogy az L2-ből nem egy cache sort kell visszaírni a RAM-ba hanem egy egész tömböt, ahhoz hogy hely szabaduljon fel. Ez elég nagy plusz adatforgalmat igényelne a memória buszon. ( szerk.: Ráadásul a memóriában össze-vissza elhelyezkedő adatokról van szó. )
2, Az cache sebességét nem feltétlenül lassítja az asszociativitás mértéke, mivel lehet párhuzamosan is keresni. Ennek az a hátránya hogy a címet meghajtó áramkörnek bírni kell szuflával hogy egyszerre több komparátor bemenetét tudja meghajtani.
3, A 0,25ns nem túl régi érték? Ez mindössze 4GHz-et takar, már pedig vannak ennél gyorsabban futó eszközök is. Pl. az IBM Power6 4,7GHz-en ketyeg, gyárilag.
[ Szerkesztve ]
-
04ahgy
nagyúr
válasz shabbarulez #16 üzenetére
Mindenesetre a VIA a papírformát tekintve elég szépet alkotott, én nagyon szurkolok nekik. És azért valamivel többet nyújt ez a CPU egy Atom-nál.
HGyu
7855.94MHz CPU-Z valid \ Pulchra tibi facies, oculorum acies, capillorum series; o quam clara species! Rosa rubicundior, lilio candidior, omnibus formosior; semper in te glorior!
-
FehérHolló
veterán
válasz #95904256 #33 üzenetére
Első kettőben igazad van, de azért egy műveletsor adatai és kódja (persze ha nincs benne hívás, vagy ugrás) egymáshoz viszonylag közel helyezkednek el a memóriában.
Utána kellene járni, hogy pontosan milyen elágazásbecslése van és pontosan hogy hajt végre ennyi lebegőpontos műveletet párhuzamosan. Valószínűleg ezek valamelyikéből fakad, hogy 16 utas L1 jobb, mint mondjuk egy 2 utas.Harmadikra egyelőre nem tudok mit mondani.
Skynet is real. It's called Google.
-
Dare2Live
nagyúr
"Mitol lesz ez (8W@1.2Ghz vagy 17W@1.6Ghz) jobb mint egy ketmagos U7500/U7600 (10W@1.2Ghz) vagy egy szinten ketmagos L7500 (17W@1.6Ghz)?"
Nekem totál versenyképtelennek tünik.
VIA egyedül az áraival tarolhatna de egy 45nmes Intellel szemben ez is bukta.
don't look up, don't look up, don't look up, don't look up, don't look up, don't look up, don't look up...
-
#95904256
törölt tag
válasz FehérHolló #35 üzenetére
"A leggyorsabb komparátorok is csak 0.25ns alatt képesek megbízható eredményt szolgáltatni."
"3, A 0,25ns nem túl régi érték? Ez mindössze 4GHz-et takar, már pedig vannak ennél gyorsabban futó eszközök is. Pl. az IBM Power6 4,7GHz-en ketyeg, gyárilag."
"Harmadikra egyelőre nem tudok mit mondani."
Csak adalékként egy 2002-es IEEE International Conference on Computer Design doksi: A Circuit-Level Implementation ofFast, Energy-Efficient CMOS Comparators for High-Performance Microprocessors
Van benne egy ábra, ahol 1,8V mellett 125ps körüli, alatti idővel dolgoznak. Az ábrán ugyan nincs feltüntetve, de valószínűleg 90nm-es csíkszélességű áramkörökre vonatkozik. Azt 2002-2003 környékén vezették be. Azóta kicsit még fejlődött a technika...
[ Szerkesztve ]
-
P.H.
senior tag
válasz #95904256 #33 üzenetére
Ha az adott szintű cache-t úgy fogjuk fel, mint két (tag+data) kétdimenziós táblázatot, melyben annyi oszlop (és komparátor) van, ahány utas az asszociativitás, és annyi sora van, ahány bittel címezhető, még az sem szükségszerű, hogy "Az L2-őt érdemes legalább akkora méretűre és legaláb annyi részre osztani mint az L1-et" (pl. ennek harmadik fejezete)
"vagy előfordulhat hogy az L2-ből nem egy cache sort kell visszaírni a RAM-ba hanem egy egész tömböt, ahhoz hogy hely szabaduljon fel."
Ezt nem tudom értelmezni: cache-szinten mi a 'tömb' (úgy, hogy különböző szinteken azonos a cache line size)?"Ennek az a hátránya hogy a címet meghajtó áramkörnek bírni kell szuflával hogy egyszerre több komparátor bemenetét tudja meghajtani."
Feltételezzük azt a modellt, hogy egy címet kap a cache: ennek bizonyos bitjeiből adott a fenn emített táblázatos modellben a sor, amelyhez tartozó tag-ben keresni kell a címet. Annyi komparátor van, ahány oszlop a sorban (= ahány way set associative a cache), az összehasonlítások egyikének sikeres eredménye rögtön aktiválja az adattároló táblázat adott sorában a megfelelő oszlop tartalmát, amely a következő (pár) órajelben szolgáltatja is a cellában tárolt cache-line megfelelő részét.Az AMD 2-way L1D-je egy különleges eset (az L1-gyek általában 4-way felett vannak), az egy végletekig egyszerűsített modell, pl. az L1-re befolyással lévő prefetch(NTA)-utasítások 1 utat töltenek ki a kettő közül, tehát egyszerre 32 KB ideiglenesen betöltött adat lehet jelen benne.
[ Szerkesztve ]
Arguing on the Internet is like running in the Special Olympics. Even if you win, you are still ... ˙˙˙ Real Eyes Realize Real Lies ˙˙˙
-
FehérHolló
veterán
Ezt nem tudom értelmezni: cache-szinten mi a 'tömb' (úgy, hogy különböző szinteken azonos a cache line size)?
Szerintem több cacheblokk (vagy te minek nevezed, nálam cacheblokk = cache elemi egysége) egyidejű cseréjét értette rajta. Természetesen ez csak előrelátó behozatali stratégiánál fordulhat elő.
Annyi komparátor van, ahány utas a cache, és ezek a TAG-bitek számával egyező hosszúságúak. (Szerk.: Közben rájöttem, hogy te is ezt írtad. )
Nem kell aktiválni, mert már aktív akkor, amikor a TAG összehasonlítás megtörténik. (Szerk.: Bocs, megint ugyanarról beszélünk... ) Ha van találat, keletkezik egy hit jel, a párhuzamosan elindult memóriahozzáférés megszakítódik, cacheből CPU felhozza az adatot 1 (CPU) órajel alatt, és mindenki örül.[ Szerkesztve ]
Skynet is real. It's called Google.
-
FehérHolló
veterán
válasz FehérHolló #40 üzenetére
Bocs, elszúrtam. Nem 1 órajel, hanem 1 ciklus alatt hozza fel.
Skynet is real. It's called Google.
-
v.tom
őstag
Jó lenne egy kis felpezsdülés a gyártók számát illetően. Mosrt egy igen érdekes helyzet van egyébként. Az AMD gyk. egyedül tartja a frontot cpu piacon az Intel-lel, vga piacon pedig az nVidia-val szemben. Vagyis, két különböző piacon összesen 3 cég van Na ez a nem mindegy Igencsak elkélne egy új VIA cucc, vagy bármi más ütőképes dolog megjelenése. Mostanában ugyis divatba jött, hogy a nagyobb felvásároljuk a potenciális "konkurenciát", a jó ötleteikkel együtt. Ezért pályázott az nvidia a VIA-ra.
-
Atocha
senior tag
Én is nagyon szurkolok a VIA-nak, de attól félek, olyan lesz mint a többi procija: megfizethetetlen!
Nem vagyunk mások, mint egy szemvillanásig emberi alakot öltő csillagpor!
-
P.H.
senior tag
válasz FehérHolló #40 üzenetére
Az előrelátó behozatali stratégiát SZVSZ nem láthatta bele, mivel a VIA a többitől különálló prefetch cache-t (is) használ.
"One mechanism predicts future data use based on past load or store requests that miss in the L1. The prefetch data in this case is loaded into our prefetch cache. Another mechanism is a “streaming prefetcher” that loads prefetched data directly into the L1 cache, just as Intel does."(Nehéz nem angolul beszélni, cache line = cellaméret - 64 byte -, sor = set )
Az biztos, hogy manapság nem tisztán az van implementálva, amit leírtunk (ezért csak modell), mert a következők hiányoznak belőle:
- több request egyidejű kezelésének lehetősége (banks)
- az L1-ek latency-je 3-4 órajel, viszont a throughput 1
- exclusive felépítés esetén az L1-ek fizikai címmel is címezhetőeknek kell legyenek, nem csak virtuális címmel (snooping)"L1 16 útját még talán lehet azzal magyarázni, hogy ez kell a több lebegőpontos számítás párhuzamosításához"
Még a közvetlen prefetcher-ek mellett sem látom jelenleg a white paper-ben náluk több request egyidejű kezelésének lehetőségét.
Akármennyit gondolkodtam ezen, a 16-way L1-nek egyetlen oka lehet: a jövőbeni több magra bővíthetőség - a 12 oldalas white paper-ben 9-szer szerepel a "(first/initial/minimal) implementation" kifejezés, és meg nem jelent microarchitecture-nél sem megszokott ennyi jövőbeli terv hírekbeni megjelenése.[ Szerkesztve ]
Arguing on the Internet is like running in the Special Olympics. Even if you win, you are still ... ˙˙˙ Real Eyes Realize Real Lies ˙˙˙
-
#95904256
törölt tag
válasz FehérHolló #40 üzenetére
"Ezt nem tudom értelmezni: cache-szinten mi a 'tömb' (úgy, hogy különböző szinteken azonos a cache line size)?"
"Szerintem több cacheblokk (vagy te minek nevezed, nálam cacheblokk = cache elemi egysége) egyidejű cseréjét értette rajta. Természetesen ez csak előrelátó behozatali stratégiánál fordulhat elő."
A 'tömb' szó valóban idegen, magára a blokkra gondoltam. Legalábbis a Wikipedia-ban az szerepel a csoport-asszociatív gyorsítótárnál hogy: "A csoport-asszociatív cache esetén a gyorsítandó memóriaegység egy-egy blokkja a gyorsítótár egy blokkcsoportjára képeződhet." Arra gondoltam hogy ha az L2 kisebb asszociativitású lenne, vagyis kevesebb blokkcsoporttal rendelkezne mint az L1, akkor előfordulhatna hogy az L1-ből távozó adat blokkja nem szerepelne az L2-ben, így vagy a RAM-ba kellene írni vagy egy teljes blokkot kellene felszabadítani az L2-ben hogy megtörténhessen az L1->L2 mentés. De ez csak egy tévedés volt, hisz az L1 és L2 is képes a teljes memória bármely adatát tárolni, vagyis a két gyorsítótár asszociativítása egymástól teljesen független.
-
FehérHolló
veterán
válasz #95904256 #47 üzenetére
Az rettenetesen ritkán fordulhat elő, hogy L1-ben lévő adat ne legyen benne az L2-ben, mivel ami L1-ben van, ahhoz mostanában hozzáfértek L2-ben (L2 -> L1 áttöltés), így nincs az az értelmes csere-stratégia, ami olyan adatot választana áldozatként L2-ben, ami épp L1-ben is ott van.
Wikipediát meg sürgősen felejtsd el hardware kérdéseknél. Tele van hibákkal és pontatlanságokkal.
[ Szerkesztve ]
Skynet is real. It's called Google.
-
VaniliásRönk
nagyúr
válasz FehérHolló #49 üzenetére
Exclusive cache-szervezés?
"Only two things are infinite, the universe and human stupidity, and I'm not sure about the former." (Albert Einstein)
Új hozzászólás Aktív témák
- No Rest for the Wicked
- Kaspersky Antivirus és Internet Security Fórum
- Olcsóbb lett a Tesla Full Self-Driving szoftvere
- Megjelentek az első HMD okostelefonok, ezek a magyar áraik
- Motoros topic
- Spórolós topik
- AMD Ryzen 9 / 7 / 5 7***(X) "Zen 4" (AM5)
- Nintendo Switch
- Xiaomi 13T és 13T Pro - nincs tétlenkedés
- AMD K6-III, és minden ami RETRO - Oldschool tuning
- További aktív témák...